技术文章
全部
产品线
年份
-
2024-04-25如何将布局受限的从属 entity 应用到另一个项目 (专业版) 工作环境及 Pro Edition 分区规格 为了方便大家理解,以下将准备两个项目,分别为 [项目A] 和 [项目B]。我们需要在 [项目B] 中实现 [项目A] 中使用的低级别 entity。在这种情况下,器件型号和 Quartus Prime Pro Edition 环境如下表 (表1) 所示:
-
2024-04-19高性能处理器中的 ADI 大电流 LDO 高性能处理器 (例如最新的 FPGA) 对电源电压有非常严格的要求,很多人可能很难找到一款能够满足 FPGA 电压精度要求的大电流 LDO。本文将介绍 ADI 大电流 LDO 产品阵容,其中包括业界领先的能够输出 5A 电流的大电流 LDO,它被用于最新高性能处理器的电源设计中。 如何满足高性能处理器的电源要求? 近年来,FPGA、ASIC、DSP 等高性能处理器实现了工艺小型化,其处理能力得到了显著提高。因此对电源电压的要求越来越低,并且需要极高的精度,例如电压精度不超过 ±1%。 另一方面,随着功耗不断增加,预计未来需要高精度低电压和大电流的场所数量将会增加。
-
2024-04-11使用瑞萨RH850-F1KS4 Smart Configurator配置外设教程 本文将介绍如何使用瑞萨 RH850-F1KS4 Smart Configurator 配置外设,如果需要使用 Y-ASK-RH850F1KM-S1-V3_Sample 工程包,可在瑞萨官方网站下载。由于此工程包使用非 Smart Configurator 配置生成,后外设驱动修改需要通过 datasheet 查询寄存器才可以完成。使用 Smart Configurator 则可以实现图形界面配置外设,省去查看 datasheet 的时间,大大减少工程师开发时间。 操作步骤 接下来为大家介绍使用瑞萨 RH850-F1KS4 Smart Configurator 配置外设的步骤,首先准备工作:利用 CS+ 软件打开 Y-ASK-RH850F1KM-S1-V3_Sample 工程。 ADC 配置 1. 双击 Smart Configurator:
-
2024-03-28ADI 具有 280 万亿个安全 ID 的 1-Wire 通信接口 为保证设备安全,保护知识产权和通信的可靠性,各种设备对集成安全和认证功能的需求越来越大。许多设计人员想集成强大的安全功能,但又想避免复杂的软件配置,或者担心在软件中组装这些功能时会出现漏洞。本文将介绍硬件安全实施的好处以及 1-Wire 通信接口的功能,供希望在其开发的产品中集成安全和验证功能的工程师参考。 简单而强大的安全性 — 硬件胜于软件 在工业机械、医疗设备和计算机设备等各种产品中,对安全和身份验证功能的需求越来越大。以下是典型示例:
-
2024-03-20英飞凌长达 2300米 的蓝牙®低功耗长距离连接解决方案 蓝牙低功耗长距离连接的重要性 如今,蓝牙设备和应用的数量正在不断增长。如仓库资产跟踪、智能家居设备、禽畜跟踪和远程控制设备等应用,在功能需求和用户体验上都需要长距离连接功能。随着蓝牙设备日益增多,我们需要一种在 2.4GHz 频段内的其他 Wi-Fi 和蓝牙应用产生的干扰下,依然能保持所有设备处于连接状态的解决方案。英飞凌的 CYW20829 芯片具有高水平的连接距离,高达 116dB 的最大链路预算,以及集合多代开发成果的强大 IP,可以解决蓝牙连接距离短和环境噪声问题。 在生活中,人们经常会把钥匙放错地方,有时可能要花好几个小时才找到。尝试使用各种蓝牙追踪器来追踪钥匙,但产品的覆盖范围可能有限制。英飞凌 CYW20829 芯片通过编码 PHY 层实现蓝牙低功耗长距离连接功能,其卓越的射频性能可以解决连接距离短的问题,同时支持在更大链路预算下实现稳定连接。在本篇文章中,将探索借助 AIROC™ CYW20829 Bluetooth®LE 芯片,利用蓝牙低功耗长距离编码 PHY 层技术实现超过 2300 米的连接距离。
-
2024-03-12深入理解时钟抖动 Jitter 抖动基本概念 绝对抖动 (Absolute Jitter) 是一个衡量时间点的不确定性概念,参考为理想时钟的时间点,该相对偏差量可能表示为一个离散时间的随机变量。绝对抖动造成的时间点不确定性可能会对很多采样电路有影响,比如在数据时钟恢复电路 (CDR) 中,需要利用时钟沿对数据的中心和数据变化的沿进行采样,采样时钟的绝对抖动对于 CDR 的抖动容限有直接影响。周期抖动 (Period Jitter) 是一个衡量时间段不确定性的概念,定义为实际时钟和理想时钟的周期偏差,同样可以表示为离散事件随机变量,如下图 (图1) 所示:
-
2024-03-08如何使用Altera Interface Planner高效设计FPGA引脚布局 Altera Interface Planner 用于探索设备的外设架构,并高效地分配接口。通过实时进行拟合和合法性检查,防止非法引脚分配。此方法消除了复杂的错误消息,无需等待完整编译过程,因此加快了 I/O 设计过程。本文将介绍 Altera Interface Planner,方便大家使用 Altera Quartus® Prime Pro Edition 开发软件,高效地设计引脚布局。 I/O 规划中的挑战 以下为 Altera Interface Planner 的目标环境: 目标 Quartus Prime:Quartus Prime 专业版 目标 FPGA:Quartus Prime 专业版支持的 FPGA 系列 在现代 FPGA 中创建 I/O 分配主要面临的挑战包括:日益复杂的 I/O 标准和 FPGA I/O 结构 (准确设计引脚布局需要更多指导步骤)、PCB 开发与 FPGA 设计同时进行 (或稍早) 和在设计周期早期验证引脚分配。为了应对这些挑战,Quartus Prime 提供了 Pin Planner 和 I/O Assignment Analysis 解决方案。
-
2024-02-29ADI μModule® 稳压器是 FPGA 供电的理想之选 数据中心、图像处理和通信设备中使用的 FPGA 性能正在迅速提高,市场上也在不断推出新设备。因此需要为 FPGA 提供低压和大电流电源,而且设计难度也在增加。在此背景下,模块型电源集成电路备受关注。另一方面,那些尚未熟悉电源设计的人可能会问,与分立式电源相比,模块式电源在用作 FPGA 电源时有哪些优势?本文将为那些设计 FPGA 电源电路的人介绍在 FPGA 电源设计中需要了解的要求,以及 ADI μ Module® (微型模块) 稳压器作为符合这些要求的电源模块。 设计 FPGA 时对电源的要求 在 FPGA 对电流要求越来越高的背景下,FPGA 对电源的要求主要以下有四点:
-
2024-02-21ADI 不受共模电压影响的低功耗、高精度仪表放大器 AD8237 在设计仪表放大器时,可能会注意共模输入电压 (VCM) 的可实现输出电压 (VOUT) 范围的特性以及 REF 引脚的处理方式,但有时会疏忽规则而难以达到性能,ADI AD8237 就是为避免此类疏忽和设计裕量而开发的仪表放大器。本文将介绍 ADI AD8237 仪表放大器的两大特性优势,以及它的菱形图。 AD8237 是一款微功耗、零漂移、轨到轨输入/输出仪表放大器,具有两个电阻,允许 1~1000 倍的增益设置。它与一般仪表放大器的区别在于两个方面:一是具有特殊架构的参考 (REF) 引脚;另外间接电流反馈架构可用于在高增益设置下实现理想的菱形图,这两个特性简化了 AD8237 的电路设计过程。接下来为大家展开介绍这两个特性: 具有特殊架构的 REF 引脚 所有仪表放大器都配有 REF 引脚,这是一个方便的引脚,它根据该引脚确定输出电压。在典型的仪表放大器中,REF 引脚必须以低阻抗驱动,因此通常在电阻分压器之后用运算放大器等进行缓冲,以实现低阻抗,如下图 (图1) 中 B 所示。需要注意,如果采用下图 (图1) 中 A 所示的电阻分压驱动方法,则该电阻分压器会破坏减法电路的平衡,从而导致仪表放大器的共模抑制比降低,增益精度降低。
-
2024-02-04瑞萨 DA14531 定频测试方法 瑞萨 DA14531 是全球尺寸最小,功耗最低的蓝牙 SOC,如下图 (图1) 所示,通过添加 6 颗外部无源器件、一个晶振和一个电池,便可实现完整的蓝牙低功耗系统。DA14531 封装尺寸仅为 2.0x1.7mm,瑞萨提供灵活的 SDK,支持 Keil 和 GCC 等主流编译器。 定频测试主要是为了测试发射频率中心点,一般有三个频点需要测试:2.402GHz、2.426GHz 和 2.480GHz。中心频点偏移会造成接收距离变短,严重会导致丢包,所以在量产前都是需要经过定频测试。本文主要为大家介绍瑞萨 DA14531 的主要特性,以及对 DA14531 进行定频测试的步骤。